pg电子游戏,pg电子接口,pg电子官网,pg电子试玩,pg电子app,pg电子介绍,pg电子外挂,pg游戏,pg电子游戏平台,pg游戏官网,PG电子,麻将胡了,PG电子试玩,PG模拟器,PG麻将胡了,pg电子平台,百家乐,龙虎,捕鱼,电子捕鱼,麻将胡了2,电子游戏未缴年费专利权终止IPC(主分类):H01L29/772申请日:19980227授权公告日:20031008终止日期:20140227专利权人的姓名或者名称、地址的变更IPC(主分类):H01L 29/772变更事项:专利权人变更前:恩益禧电子股份有限公司变更后:瑞萨电子株式会社变更事项:地址变更前:日本神奈川县变更后:日本神奈川县专利申请权、专利权的转移(专利权的转移)变更项目:专利权人变更前权利人:NEC化合物半导体器件株式会社 地址: 日本神奈川变更后权利人:恩益禧电子股份有限公司 地址: 日本神奈川县登记生效日:2006.5.26授权专利申请权、专利权的转移(专利申请权的转移)变更项目:申请人变更前权利人:日本电气株式会社变更后权利人:NEC化合物半导体器件株式会社变更项目:地址变更前:日本东京变更后:日本神奈川登记生效日:2002.12.28公开

　　1： 一种半导体器件，多个晶体管单元平行设置在半导体衬底(1) 的主表面上，其特征在于，所述每个晶体管单元包括： 成列设置的多个基本单元(20)，每个基本单元(20)包含形成 在所述半导体衬底的主表面上的栅极(8)、形成在栅极的两侧区域内 的漏极(1g)和源极(1e)； 沿着成列设置的所述基本单元的一侧形成的且通常与梳状结构的 所述基本单元的各个漏极相连的漏引线)； 沿着成列设置的所述基本单元的另一侧形成的且通常与梳齿状结 构的所述基本单元的各个栅极相连的栅引线)； 形成在所述漏引线电极的一端上的漏极焊盘(21)；以及 在所述栅引线电极的一端上所述漏极焊盘相反的一侧形成的栅极 焊盘(22)； 其中所述相邻晶体管单元的任何一个漏引线电极和栅引线电极至 少彼此靠近设置。

　　图9A到9D表示带有多条结构的常规功率晶体管的布局图。如图9A所示，每个都具有漏极61、源极62和栅极63的多个FET(基本单元)以给定间隔成一列设置以构成一个单元。每个基本单元的各个漏极61经与那些漏极61共连接的漏极引线相连。每个基本单元的各个栅极63经与那些栅极63共连接的栅引线靠近该单元地中心设置，以使信号传送时间一致。本说明书中，由成列设置的基本单元、引线、栅引线构成的单元称为“晶体管单元”。

　　在图10的例子中，各个焊盘64和65以它们垂直晶体管单元的漏引线的方式成列设置。这种设置使各个晶体管单元间的间隙变宽，结果芯片尺寸变大。而且，因为相邻焊盘彼此靠近，这就会在制造中出现这样一个问题：在组装时，一个焊盘容易连接到与该焊盘相邻的另一焊盘相连的键合线延伸到引线框(未示出)的布线加长从而增加了寄生电感，结果，高频特性降低。而且，栅键合线之间及漏键合线之间的寄生电容也增加了，从而降低了绝缘特性或高频特性。

　　为达到上述目的，根据本发明提供一种半导体器件，在该半导体器件中，多个晶体管单元平行设置在半导体衬底的主表面上，每个晶体管单元包括：成列设置的多个基本单元，每个基本单元包含形成在半导体衬底的主表面上的栅极，以及形成在栅极两侧区域内的漏极和源极；沿着成列设置的基本单元的一侧形成的且与梳状结构的各个基本单元的各个漏极共连接的漏引线电极；沿着成列设置的基本单元的另一侧形成的且与梳状结构的各个基本单元的栅极共连接的栅引线电极；形成在漏引线电极一端上的漏极焊盘；以及在与漏焊盘相反一侧形成在栅引线电极的一端上的栅极焊盘；其中相邻晶体管单元的任何一个漏引线电极和栅引线电极至少彼此靠近设置。

　　图1是表示根据本发明第一实施例的功率晶体管的布局图图1中，每个都是由多个成列设置的基本单元20构成的四个晶体管单元Tra、Trb、Trc和Trd沿着基本单元20成列设置的方向彼此平行设置在芯片上。漏极焊盘21在成列设置的基本单元20的方向上设置在每个晶体管单元Tra、Trb、Trc和Trd的一端侧上，栅极焊盘22设置在其另一端侧上。晶体管单元Tra和Trc及晶体管单元Trb和Trd分别具有相同的布局，而且晶体管单元Tra和Trc与晶体管单元Trb和Trd线性对称。

　　在本实施例中，漏引线μm，栅引线μm。漏条电极(第一层铝布线a和漏条电极(第二层铝布线μm，长为50μm。源极接触1d是通过在半导体衬底上扩散浓度为1E15到1E21(cm-3)的磷或砷的区域形成的且宽为1.2μm，长为50μm。P+掺杂层1c是通过在半导体衬底上扩散浓度为1E16到1E22(cm-3)的硼的区域形成的且宽为6.8μm，长为4.8μm。而且，漏极焊盘21和栅极焊盘22形状为边长是100μm的正方形。

　　图6是沿着图5的线中，在形成半导体衬底的Si衬底1的P+衬底1a上，在对应每个漏条电极12a的区域内形成P-外延层1b，在各个相邻漏条电极12a之间的区域内形成P+掺杂层1c。两个P-阱1f以给定间隔形成在P-外延层1b的表面上，栅条电极8a经栅极氧化物膜7形成在每个P-阱1f之上。源极扩散层(n)1e和漏极扩散层(n-)1g以下述方式形成在栅条电极8a两侧上的每个P-阱1f的表面上，该方式为：与各个相对漏扩散层(n-)1g的端部相连的漏极接触(n+)1h形成在P-阱1f之间的P-外延层1b表面上。换言之，源极接触(n+)1d形成在每个P-阱1f的表面上，以使其与源扩散层(n)1e的一个端部相连。

　　从日本实用新型申请特许公开No.51-80063和其它现有技术中已经知道，源极通过接触与半导体衬底相连。然而，从GaAs衬底的前表面到后表面形成被连接的接触是很困难的。在日本实用新型申请特许公开No.51-80063中，在一部分GaAs衬底中通过刻蚀形成一开口，且在开口中植入金属以形成接触。在以现有技术水平从其前表面一侧蚀刻衬底的情况下，开口的尺寸实质上与GaAs衬底的厚度是相同的，从而不能形成小的开口。一般情况下，GaAs衬底的厚度最薄约为30μm，开口的大小约为30μm的正方形。与本实施例相比，常规开口占据的面积约为6.8μm正方形的P+掺杂层的20倍。